Ecosistema de mezzaninas FMC: ampliar E/S analógicas y de alta velocidad con VITA 57
Las placas de desarrollo FPGA nunca tienen suficientes E/S: necesita un ADC de alta velocidad, un módulo óptico o sensores LVDS, y no quiere rediseñar el PCB cada vez. FMC (FPGA Mezzanine Card, estándar VITA 57) lo resuelve: una placa portadora + una biblioteca de mezzaninas estándar; se cambia la mezzanina para cambiar la interfaz. Este artículo recorre LPC frente a HPC, el presupuesto de pines y las configuraciones de mezzanina más habituales.
1. Qué es FMC: una interfaz estándar entre portadora y mezzanina
FMC fue publicado por el consorcio VITA en 2008 (VITA 57). La idea central:
- Portadora: FPGA + DDR + recursos núcleo PCIe, fija a largo plazo
- Mezzanina: módulos de ADC/DAC, fibra, HDMI, E/S LVDS, que se cambian según la necesidad
- Conector: conector de placa a placa de alta velocidad que transporta señales, relojes y alimentación
Una misma portadora con distintas mezzaninas se convierte en una tarjeta de adquisición de datos, una plataforma SDR o una placa de procesamiento de vídeo: sin rediseño de PCB, sin revalidación.
2. LPC frente a HPC: elegir el presupuesto de pines
FMC viene en dos tamaños, que difieren en transceptores y número total de E/S:
| Ítem | FMC LPC (Low Pin Count) | FMC HPC (High Pin Count) |
|---|---|---|
| Transceptores de alta velocidad (GTP/GTX/GTH) | 2 pares | 10 pares (8~10 utilizables) |
| Pines E/S de un extremo | ≤ 34 pares | ≤ 80 pares |
| Pines E/S diferenciales | ≤ 17 pares | ≤ 40 pares |
| E/S total | ≈ 68 | ≈ 160 |
| Pares de reloj | 1 par | 2 pares |
| Casos de uso | ADC de baja velocidad, sensores LVDS, expansión básica | ADC/DAC de alta velocidad, fibra, E/S de alta velocidad multicanal |
Regla: cuente primero los transceptores
Si su mezzanina necesita más de 2 pares de transceptor (por ejemplo, ADC de 4 canales a 1 Gsps, módulo de fibra QSFP), vaya a HPC. LPC solo tiene 2 transceptores: una mezzanina de alta velocidad no funcionará según especificación.
Placas portadoras de Duyuan:
- DUF7690T: doble FMC HPC (2×10 pares de transceptor) — mezzaninas multicanal de alta velocidad
- DUK7325T: un único FMC HPC — opción económica
- PBC7K325G: un único FMC LPC — expansión de nivel inicial
3. Cómo se organizan los pines de FMC
Los pines del conector FMC están definidos por el estándar VITA 57:
| Tipo de pin | Recuento (HPC) | Propósito |
|---|---|---|
| Pares de transceptor GTX/GTH | 10 pares | Serie de alta velocidad: ADC JESD204B, fibra, enlace ascendente PCIe |
| Pares de reloj diferencial (CLK0/CLK1) | 2 pares | Reloj de muestreo desde la mezzanina hasta el FPGA |
| E/S de un extremo (grupo LA) | ≤ 80 | Control, disparo, LVDS de baja velocidad |
| Señales de sistema | Fijas | PRSNT, SPI, I2C, UART, habilitación de alimentación |
| Pines de alimentación | Fijos | +12 V, +3,3 V, +VADJ (voltaje de E/S ajustable) |
Por qué importa +VADJ
+VADJ alimenta las E/S de la mezzanina; portadora y mezzanina deben coincidir:
- LVDS normalmente 2,5 V / 1,8 V
- LVCMOS 3,3 V / 1,8 V / 1,5 V
- Algunas mezzaninas ADC de alta velocidad necesitan 1,8 V o 1,5 V
El +VADJ de la portadora es programable mediante IC de gestión de alimentación. Compruebe siempre la hoja de datos de la mezzanina antes de encender; un voltaje equivocado daña las E/S.
4. Configuraciones habituales de mezzanina FMC
1. Mezzanina ADC de alta velocidad (JESD204B)
Típica: ADC de 4 canales, 14 bits, 250 MS/s por JESD204B.
- Pares de transceptor necesarios: 4~8 (1~2 por canal) → se requiere HPC
- Reloj: la mezzanina proporciona el reloj de muestreo por CLK0 al FPGA
- Combínela con DUF7690T: el doble HPC permite dos mezzaninas ADC para adquisición de 8 canales
2. Mezzanina de fibra (SFP+/QSFP)
Típica: transceptores ópticos 4× SFP+ 10G.
- Pares de transceptor necesarios: 4 pares → HPC como mínimo
- Reloj: la portadora proporciona reloj recuperado, o entrada de reloj externo de la mezzanina
- Combínela con XCKU15P: HPC + transceptores UltraScale+, mueve 10G/25G sin problema
3. Mezzanina de E/S de vídeo (HDMI/SDI)
Típica: 4× entrada HDMI + 2× salida HDMI.
- Pares de transceptor necesarios: 0~2 (el vídeo va en paralelo/LVDS, no GTX)
- E/S de un extremo: ~40~60 → tanto HPC como LPC valen
- Combínela con DUK7410T: LPC es suficiente, ahorra coste
5. Tres trampas de FMC
Trampa 1: LPC no puede mover una mezzanina de alta velocidad a toda velocidad
LPC tiene solo 2 pares GTX. Una mezzanina ADC JESD204B de 4 canales sobre LPC solo usa la mitad de sus canales. Cuente los pares de transceptor antes de comprar.
Trampa 2: desajuste de voltaje +VADJ
La mezzanina requiere 1,8 V, la portadora arranca por defecto a 2,5 V: las E/S se dañan al encender. Verifique siempre el requisito +VADJ de la mezzanina.
Trampa 3: enrutado de reloj equivocado
Las mezzaninas JESD204B necesitan un Device Clock dedicado y un reloj recuperado. Los pines CLK0/CLK1 deben enrutarse a las entradas de reloj global MRCC/SRCC del FPGA. Una planificación de pines deficiente en el diseño es algo que luego no se puede arreglar.
El valor de FMC no es «un puerto más», sino «una portadora reutilizable para cada escenario». Acierte en LPC frente a HPC, acierte en +VADJ, acierte en los transceptores, y el ecosistema FMC cumple de verdad.
>
— Equipo de ingeniería de Duyuan
