Módulos SoM FPGA

El SoM DUKU15P está construido sobre el FPGA industrial AMD Xilinx Kintex UltraScale+ XCKU15P-2FFVE1517I, e integra 1.143K celdas lógicas, 523K LUT, 1.968 bloques DSP, 34,6 Mb de Block RAM y 36 Mb de UltraRAM. Incorpora 24 transceptores GTY de 28,05 Gbps y 32 transceptores GTH de 16,3 Gbps (56 en total), un núcleo rígido PCIe Gen3 x16, cuatro bloques rígidos Interlaken de 150G y cuatro bloques rígidos Ethernet de 100G. El SoM de 80×80 mm utiliza un PCB de 18 capas y enruta todos los 88 pares de E/S HD y 236 pares de E/S HP mediante cuatro conectores interboard de 240 pines, junto con 8 GB DDR4 ECC, 256 MB de Flash QSPI de respaldo dual, un reloj programable de baja fluctuación (
La interfaz, refrigeración, estructura y suministro por lotes pueden personalizarse según proyecto · respondemos en 1 día laborable tras el envío.
El SoM DUKU15P está construido sobre el FPGA industrial AMD Xilinx Kintex UltraScale+ XCKU15P-2FFVE1517I, e integra 1.143K celdas lógicas, 523K LUT, 1.968 bloques DSP, 34,6 Mb de Block RAM y 36 Mb de UltraRAM. Incorpora 24 transceptores GTY de 28,05 Gbps y 32 transceptores GTH de 16,3 Gbps (56 en total), un núcleo rígido PCIe Gen3 x16, cuatro bloques rígidos Interlaken de 150G y cuatro bloques rígidos Ethernet de 100G. El SoM de 80×80 mm utiliza un PCB de 18 capas y enruta todos los 88 pares de E/S HD y 236 pares de E/S HP mediante cuatro conectores interboard de 240 pines, junto con 8 GB DDR4 ECC, 256 MB de Flash QSPI de respaldo dual, un reloj programable de baja fluctuación (<0,5 ps RMS) y monitorización de alimentación PMBus. Puede montarse directamente sobre su propia placa base para escenarios de redes 100G, adquisición de datos de alta velocidad, ATE de semiconductores, procesamiento de señales de radar y procesamiento de vídeo e imagen. El SoM se suministra de forma independiente; hay disponibles placas base personalizadas (tarjeta PCIe, portadora FMC, portadora de red 100G). La configuración final está sujeta a confirmación comercial.
| Parámetro | Especificación |
|---|---|
| Modelo de producto | DUKU15P V1.0 |
| Chip FPGA | AMD Xilinx Kintex UltraScale+ XCKU15P-2FFVE1517I |
| Grado de velocidad / Temperatura | -2 speed grade · Industrial -40°C ~ 85°C |
| Encapsulado | FFVE1517 (FCBGA 45×45mm, 1517 pins) |
| Celdas lógicas del sistema | 1,143K Logic Cells |
| LUT CLB / Flip-Flops | 523K LUTs / 1,045K Flip-Flops |
| Block RAM / UltraRAM | 34.6 Mb Block RAM + 36 Mb UltraRAM |
| Bloques DSP | 1,968 (27×18 multipliers) |
| Gestión de relojes | 11 Clock Management Tiles (MMCM + PLL) |
| Transceptores GTY | 24 pairs, up to 28.05 Gbps per lane |
| Transceptores GTH | 32 pairs, up to 16.3 Gbps per lane |
| PCI Express | 1× PCIe Gen3 x16 hard IP (8.0 GT/s) |
| IP rígida de interfaz de alta velocidad | 4 × 150G Interlaken · 4 × 100G Ethernet |
| E/S de usuario | 88 HD I/O pairs + 236 HP I/O pairs |
| Memoria a bordo | 8GB DDR4, 64-bit data bus + 8-bit ECC (×16 devices) |
| Flash de configuración | 256MB QSPI (A/B dual-backup boot) |
| Fuente de reloj | On-board programmable low-jitter clock (<0.5 ps RMS) + 2 × 156.25 MHz low-jitter oscillators |
| Monitorización de alimentación | TI INA226 PMBus current/voltage monitoring + LM75 on-board temperature sensor |
| Conectores de placa a placa | 4 × 240-pin high-density connectors (four sides) |
| Alimentación | +12V via carrier; on-board multi-rail power tree (0.85V / 0.9V / 1.2V / 1.8V / 3.3V) |
| Estructura del PCB | 80 × 80 mm · 18-layer HDI · impedance controlled |
| Refrigeración | Bare SoM; heatsink/fan on carrier (optional by application) |
Las estaciones base 5G/6G y los equipos de red de alta velocidad imponen requisitos estrictos de procesamiento de protocolos, reenvío de datos y latencia determinista. Con transceptores de alta velocidad, pilas de protocolos reconfigurables y canalizaciones paralelas, la FPGA impulsa la comunicación óptica de 100G, el procesamiento de protocolos y la aceleración de seguridad de red, proporcionando una plataforma de hardware de alto rendimiento y baja latencia, desde I+D hasta la producción en masa.
El radar de agrupación en fase y el radar de imagen imponen requisitos estrictos a las plataformas de procesamiento de señales: adquisición paralela multicanal, flujo de datos de alto rendimiento y baja latencia determinista. Con su arquitectura paralela reconfigurable, la FPGA sirve como núcleo del procesamiento de señales de radar, ofreciendo cómputo paralelo multicanal, de alto rendimiento y de baja latencia determinista en formación de haces, compresión de pulsos y detección de objetivos, además de soportar la reconfiguración de algoritmos y la evolución de la plataforma.
Los entornos industriales imponen requisitos estrictos a los equipos de control: amplio rango de temperatura, inmunidad a interferencias y latencia determinista. La FPGA gestiona control en tiempo real, análisis de protocolos y adquisición de E/S de alta velocidad con lógica paralela reconfigurable, proporcionando una base de hardware altamente fiable para expansión de PLC, control de movimiento y buses de comunicación industrial. Las placas de grado industrial de Duyuan soportan un amplio rango de temperatura de -40~85 °C y suministro estable a largo plazo, ayudando a los dispositivos a pasar de la verificación de prototipos a la producción en masa.
El vídeo 4K/8K, la visión artificial y las cámaras industriales imponen requisitos estrictos de latencia de extremo a extremo y cobertura de interfaces. Con rutas de vídeo directas en hardware y canalizaciones paralelas, la FPGA ofrece procesamiento determinista a nivel de microsegundos en codificación/decodificación de vídeo, preprocesamiento de imagen, interfaces multiprotocolo y transporte de baja latencia, soportando personalización profunda de servicios de vídeo y algoritmos de visión.
Respondemos en 1 día laborable tras el envío, con consultoría de selección, personalización de parámetros y suministro por lotes.
Contacto · +86 18621324348